Programmierbare Logik - SPLDs, PLA, PAL/GAL

SPLDs ersetzen eine größere Anzahl von Standardlogikbausteinen zur Realisierung kleinerer kombinatorischer und sequentieller Funktionen.

Sie bieten die Möglichkeit besondere Funktionen durch Programmierung herzustellen.
Die Bausteine bilden Schaltungen der kombinatorischen Logik mittels DNF-Struktur und sequentielle Funktionen als endliche Automaten bestehend aus kombinatorischem Netz und einflankengetriggerten Flip-Flops (meist D - FFs).

Durch entsprechend konfigurierbare Ausgangszellen (V-Zellen) können SPLDs sowohl kombinatorische Logik als auch sequentielle Logik im selben Baustein realisieren.
Kombinatorische Logikschaltungen können aber auch durch Programmspeicher (PROM) realisiert werden.

SPLDs (simple programmable logic devices)
 

Tabellenspeicher: 
PROM, PLE realisiert die Wahrheitstabelle (LUT, lookup table)

Funktionsspeicher:
PAL / GAL, PLA realisieren die DNF (Disjunktive Normalform). 
Aufgrund der hohen Anzahl von Eingangssignalen sind die UND und ODER verdrahtete Verknüpfungen.

Gängige Symbolik
 
PLA (Programmable Logic Array)

PLA´s sind UND und ODER programmierbar. Durch zwei programmierbare Ebenen sind sie aber langsamer als PAL´s.
Da reine PLA´s in der Zwischenzeit selten sind, wird hier auch nicht näher darauf eingegangen.

 
PAL (Programmable Array Logic) 

Die Struktur ist etwas eingeschränkter im Vergleich zum PLA, da die Anzahl der Eingänge zu den ODER-Gattern beschränkt ist.
Die ODER-Struktur ist bei PAL´s fest verdrahtet.
PAL´s sind schneller als PLA´s, da nur eine programmierbare Matrix durchlaufen wird.

 

Beispiel:

Jedes ODER-Gatter ist fest mit einer bestimmten Anzahl von UND-Gattern verbunden.

 
Beispiel GAL 22V10

Diesen PLD von LATTICE gibt es in3 verschiedenen Packages. (PLCC, SOIC und DIP)

 

Typenbezeichnung:

Zum Beispiel 22 V 10
Erste Zahl (22): Anzahl der Eingänge (jeweils normal und invertiert) in die Programmiermatrix.
Buchstabe (V): Strukturinformation
Zweite Zahl (10): Anzahl der Makrozellen (Ausgangszellen)

 

Strukturbezeichnungen:

Übersicht Logic-Diagramm GAL22v10
  • 22 Eingänge zu den UND-Gattern

  • 10 Ausgänge mit Macrozellen

  • ODER-Gatter mit 8 bis 16 Eingängen

 
Programmierbare Ausgangszelle OLMC

(output logic macrocell) des GAL 22V10 (Typ: variable Ausgangszelle V)

GAL´s der Firma Lattice haben an jedem Pin eine programmierbare Ausgangszelle (OLMC).
Sie kann als

  1. kombinatorischer Ausgang (active high/low) oder

  2. registered Ausgang (active high/low) oder

  3. als Eingang genutzt werden.

 Das FF hat Setzt- und Rücksetzeingänge, die global programmiert werden können.

 
Übersicht der Modes
 
AVR-Mikrocontroller Programmierung in C

ne555.at

avr-programmierung.com

Heimo & Patrick Gaicher